Erilaisia digitaalisia järjestelmiä rakennetaan hyvin harvoista perusverkkokonfiguraatioista, kuten AND-portti, NAND-portti tai portti jne. ... Näitä peruspiirejä käytetään yhä uudelleen erilaisissa topologisissa yhdistelmissä. Logiikan suorittamisen lisäksi digitaalisten järjestelmien on tallennettava myös binäärilukuja. Näille muistisoluille, tunnetaan myös nimellä VARVASTOSSU' s on suunniteltu. Jotkin toiminnot, kuten binäärinen lisäys. Siksi tällaisten toimintojen suorittamiseksi yhdistelmiä logiikkaportit ja FLIP-FLOPit on suunniteltu yhden sirun IC: n yli. Nämä IC: t muodostavat digitaalisten järjestelmien käytännön rakennuspalikat. Yksi tällaisista binäärilisäyksessä käytetyistä rakennuspalikoista on Carry Look-forward Adder.
Mikä on Carry Look-forward Adder?
Digitaalisen tietokoneen on sisällettävä piirejä, jotka voivat suorittaa aritmeettisia operaatioita, kuten yhteenlasku, vähennyslasku, kertolasku ja jakaminen. Näiden joukossa yhteenlasku ja vähennys ovat perustoiminnot, kun taas kertolasku ja jako ovat toistuva yhteenlasku ja vähennys.
Näiden operaatioiden suorittamiseksi 'summaimen piirit' toteutetaan käyttämällä logiikan perusportteja. Lisäpiirit ovat kehittyneet Puoli-, Täysi-, Ripple-carry-summaimina ja Carry Look-forward -lisäaineina.
Näiden Carry Look-forward Adderin joukossa on nopeampi summainpiiri. Se vähentää lisäyksen aikana tapahtuvaa etenemisviivettä käyttämällä monimutkaisempia laitteistopiirejä. Se on suunniteltu muuttamalla ripple-carry Adder -piiri siten, että summaimen kantalogiikka muutetaan kaksitasoiseksi logiikaksi.
4-bittinen kantokuljettaja
Rinnakkaisissa summaimissa jokaisen täyden summaimen tuotos annetaan kantotulona seuraavaan korkeamman asteen tilaan. Siksi nämä summaimet eivät ole mahdollisia tuottamaan minkään tilan kanto- ja summaulostuloja, ellei tälle tilalle ole käytettävissä siirtotuloa.
Joten, jotta laskenta tapahtuisi, piirin on odotettava, kunnes kantobitti etenee kaikkiin tiloihin. Tämä saa aikaan kuljettamisen etenemisviiveen piirissä.
4-bittinen Ripple-Carry-summain
Harkitse yllä olevaa 4-bittistä aaltoilukantoa. Tällöin summa S3 voidaan tuottaa heti, kun syötteet A3 ja B3 on annettu. Mutta kantoa C3 ei voida laskea ennen kuin kantobitti C2 on käytetty, kun taas C2 riippuu C1: stä. Siksi lopullisten vakaan tilan tulosten tuottamiseksi kantamisen on levitettävä kaikkien tilojen läpi. Tämä lisää piirin kuljettamisen etenemisviivettä.
Summajan etenemisviive lasketaan seuraavasti: 'kunkin portin etenemisviive kertoo piirin vaiheiden määrän'. Suuren määrän bittien laskemiseksi on lisättävä lisää vaiheita, mikä tekee viiveestä paljon pahempaa. Siksi tämän tilanteen ratkaisemiseksi otettiin käyttöön Carry Look-forward Adder.
4-bittisen Carry Look-forward -lisäaineen toiminnan ymmärtämiseksi kuvataan alla.
4-bittinen Carry-Look-forward-Adder-logiikkakaavio
Tässä summaimessa kantotulo missä tahansa summaimen vaiheessa on riippumaton itsenäisissä vaiheissa syntyvistä kantobiteistä. Tässä minkä tahansa vaiheen lähtö riippuu vain edellisissä vaiheissa lisätyistä biteistä ja aloitusvaiheessa annetusta siirtotulosta. Näin ollen piirin ei tarvitse missään vaiheessa odottaa siirtobitin muodostumista edellisestä vaiheesta, ja kantobitti voidaan arvioida milloin tahansa.
Totuuden taulukko kuljettajan katseesta eteenpäin
Tämän summaimen totuustaulukon johtamiseksi otetaan käyttöön kaksi uutta termiä - Carry generaattori ja carry propage. Siirtogeneraatio Gi = 1 aina, kun syntyy kantoaalto Ci + 1. Se riippuu Ai- ja Bi-tuloista. Gi on 1, kun sekä Ai että Bi ovat 1. Siksi Gi lasketaan Gi = Ai. Bi.
Kantoaineena levitetty Pi liittyy kuljettamisen etenemiseen Ci: stä Ci + 1: een. Se lasketaan seuraavasti: Pi = Ai ⊕ Bi. Tämän summaimen totuustaulukko voidaan johtaa muokkaamalla täyden summaimen totuustaulukkoa.
Käyttämällä Gi- ja Pi-termejä summa Si ja Carry Ci + 1 on annettu alla -
- Si = Pi ⊕ Gi.
- Ci + 1 = Ci.Pi + Gi.
Siksi kantobitit C1, C2, C3 ja C4 voidaan laskea seuraavasti
- C1 = C0.P0 + G0.
- C2 = C1.P1 + G1 = (C0.P0 + G0) .P1 + G1.
- C3 = C2.P2 + G2 = (C1.P1 + G1) .P2 + G2.
- C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.
Se voidaan havaita yhtälöistä, jotka kantavat Ci + 1: tä, riippuu vain kantamisesta C0, ei välivaihebiteistä.
Carry-Look-forward-Adder-Truth-taulukko
Piirikaavio
Yllä olevat yhtälöt toteutetaan käyttämällä kaksitasoisia yhdistelmäpiirejä AND- tai OR-porttien kanssa, joissa porttien oletetaan olevan useita tuloja.
Carry-Output-Generation-Circuit-of-Carry-Look-forward-summain
Carry Look-forward Adder -piiri edestä 4-bittinen on annettu alla.
4-bittinen Carry-Look-eteenpäin-summaimen-piirikaavio
8-bittiset ja 16-bittiset Carry Look-forward -lisäpiirit voidaan suunnitella kaskadoimalla 4-bittinen summainpiiri kantologiikalla.
Carry Look-forward Adderin edut
Tässä summaimessa etenemisviive pienenee. Kuljetustulos missä tahansa vaiheessa riippuu vain aloitusvaiheen alkuperäisestä kantobitistä. Tämän summaimen avulla on mahdollista laskea välitulokset. Tämä summain on nopein summain, jota käytetään laskennassa.
Sovellukset
Nopeita Carry Look-forward -lisäaineita käytetään toteutettuna IC: nä. Näin ollen summain on helppo upottaa piireihin. Yhdistämällä kaksi tai useampia summaimia voidaan suorittaa korkeamman bittisen loogisen funktion laskelmat. Tällöin porttien määrän kasvu on myös maltillista, kun niitä käytetään suurempiin bitteihin.
Tälle summaimelle on kompromissi alueen ja nopeuden välillä. Kun sitä käytetään suurempiin bittilaskelmiin, se tarjoaa nopean nopeuden, mutta myös piirin monimutkaisuus lisääntyy, mikä lisää piirin käyttämää aluetta. Tämä summain toteutetaan yleensä 4-bittisinä moduuleina, jotka kaskadoidaan yhdessä, kun niitä käytetään suurempiin laskelmiin. Tämä summain on kalliimpi muihin verrattuna.
Tietokoneiden totuusarvolaskennassa lisäaineita käytetään säännöllisesti. Charles Babbage otti käyttöön mekanismin tietokoneiden siirtobitin ennakoimiseksi ripple carry adders . Järjestelmää suunniteltaessa laskennan nopeus on suunnittelijan suurin ratkaiseva tekijä. Vuonna 1957 Gerald B.Rosenberger patentoi modernin Binary Carry Look-forward Adderin. Porttiviiveen ja simulaation analyysin perusteella suoritetaan kokeita tämän summaimen piirin muuntamiseksi entistä nopeammaksi. Mikä on etenemisviive n-bittisen kannettavan tulevaisuuden summaimen osalta, kun kunkin portin viive on 20?
Kuvahyvitys
